## ニューロン CMOS インバータを用いた RAM 型最小ハミング距離検索

## 連想メモリの検討

### 佐保十世紀\* 原田裕二郎\*\* 藤本邦昭\*\*\*

# Study of a RAM Type Minimum Hamming Distance Search Associative Memory Using Neuron CMOS Inverters

by

### Toyoki SAHO, Yujiro HARADA and Kuniaki FUJIMOTO

#### (Received: October 31, 2018, Accepted: March 12, 2019)

#### Abstract

Recently, pattern matching technologies such as fingerprint recognition, human detection, and voice detection have been used in every situation. In addition, a stream data processing technology which processes Big data in real-time is studied actively. In these fields, high-speed searching for the most similar data to the input data from a database is necessary. However, there is a problem that the searching takes a long time according to the increase in the number of bits and the amount of data when the software processes the searching operation. In order to solve this problem, an associative memory which searches for the most similar data by utilizing neuron CMOS inverters. In the proposed circuit, reference data are written from outside to the RAM. After that, the input data and the reference data are compared, and the most similar data is outputted. In this study, we designed a layout of the proposed circuit for an IC chip using Onsemi Sanyo 0.8µm CMOS process. Also, we confirmed that expected operations can be obtained through HSPICE simulations.

Key Words : Neuron CMOS Inverter, Associative Memory, Hamming Distance, Functional Memory

#### 1. はじめに

近年、文字認識や、人物検出、音声認識などのパター ンマッチング技術はあらゆる場面に用いられており、ま た、AIや、ビッグデータをリアルタイムで処理するスト リームデータ処理の研究が盛んに行われている。これら の分野において、データベースの中から、リアルタイム で入力データに最も類似する参照データを検索する処理 は必要不可欠である。しかしながら、コンピュータは、 命令を逐次処理するため、ビット数やデータ数の増加に 伴い、検索に非常に時間がかかるという問題点がある。

この問題を解決するため、入力データに最も類似する 参照データを検索する連想メモリが注目されている<sup>1-5</sup>。 一般的なメモリは、アドレスを指定すると、そのアドレ スに格納されているデータが出力される。一方、連想メ モリは、機能メモリの1つであり、入力したデータと一 致または類似したデータを並列に検索するため、高速な

\* 基盤工学部電気電子情報工学科4年

- \*\*\* 熊本県立技術短期大学校 電子システム技術科講師 [2017 年度大学院総合理工学研究科総合理工学専攻修了]
- \*\*\* 基盤工学部電気電子情報工学科教授

処理が可能である。

人間は、一部が隠れた人の顔や物を見たとき、過去に 記憶した膨大なデータの中から、それが何かを瞬時に思 い浮かべることができる。そこで、人間の脳の神経細胞 に似た性質を持つニューロン CMOS インバータを用い ることで、高速に動作する連想メモリが構成できるので はないのかと考えた 67)。筆者らは、ハミング距離を指標 に、入力データに対して、最も類似する参照データを検 索することが可能な最小ハミング距離検索連想メモリを 提案した<sup>8</sup>。しかしながら、この回路は、最も類似する 参照データのアドレスを出力するが、検索した参照デー タそのものを出力することができなかった。そこで、入 カデータに対して、最も類似した参照データそのものを 出力する連想メモリを提案したが、ROM型であるため、 新しく参照データを書き込むことができなかった %。本 稿では、ニューロン CMOS インバータを用いることで、 最も類似した参照データそのものを出力でき、外部から 参照データを書き込むことができる RAM 型連想メモリ を提案する。提案回路では、最初に外部から参照データ が CAM セルに書き込まれる。その後、入力データと参

照データを比較し、入力データに最も類似する参照デー タを出力する。また、提案回路は Onsemi Sanyo 0.8µm CMOS プロセスを用いてレイアウト設計及びシミュレ ーションを行い、所期の動作が得られることを確認した ので報告する。

2. 回路構成と回路動作

2.1 ニューロン CMOS インバータ

提案する連想メモリにおいて、入力データと参照デー タのハミング距離の検出には、ニューロン CMOS インバ ータを用いる。図-1は、ニューロン CMOS インバータ の回路図である。また、図-2は図-1の等価回路であ る。図-1、図-2において、 $V_{DD}$ は電源電圧、 $V_1$ ,  $V_2$ , …,  $V_n$ は入力端子の電圧、 $C_1$ ,  $C_2$ , …,  $C_n$ は入力端子-フローティングゲート間容量である。

ニューロン CMOS インバータのフローティングゲート の電圧 V<sub>F</sub>は、各入力端子の電圧と容量の重み付き平均と なるため、次の式により表される。



図-1 ニューロン CMOS インバータの回路図



図-2 ニューロン CMOS インバータの等価回路

$$V_F = \frac{C_1 V_1 + C_2 V_2 + \dots + C_n V_n}{C_T}$$
(1)

なお、式中の $C_T$ は、ニューロン CMOS インバータの入 力端子-フローティングゲート間容量の総和である。ニ ューロン CMOS インバータの出力  $V_O$ は、フローティン グゲートの電圧  $V_F$ と、ニューロン CMOS インバータの 閾値電圧  $V_{TH}$ によって定まり、

$$V_{0} = \begin{cases} V_{DD} & (V_{F} < V_{TH}) \\ 0 & (V_{F} > V_{TH}) \end{cases}$$
(2)

となる。すなわち、式(2)から、ニューロン CMOS インバ ータの出力は、式(1)から得られるフローティングゲート の電圧  $V_F$ が閾値電圧  $V_{TH}$ を下回るとき  $V_{DD}$ 、上回ると き0になることが分かる。

#### 2.2 RAM型最小ハミング距離検索連想メモリ

図-3は、提案するニューロン CMOS インバータを用 いた RAM 型最小ハミング距離検索連想メモリの回路図 である。なお、ビット数は 8、参照データの数であるワ ード数は32のものである。図において、 $V_{DD}$ は電源電圧、  $B_{ji}(j=0-31,i=0-7)$ は参照データ、 $N_i(i=0-7)$ は入力デー タ、F、H、AD、L、RS は制御電圧、vCMOS はニューロ ン CMOS インバータ、 $SW_1$ 、 $SW_2$ 、 $SW_3$ 、 $SW_4$ はアナログ スイッチ、 $SWS_j(j=0-31)$ は、D フリップフロップからの 出力によって ON 状態、OFF 状態が定まるアナログスイ ッチ、 $O_i(i=0-7)$ は提案回路の出力である。なお、ニュ ーロン CMOS インバータの入力端子-フローティング ゲート間容量 C は、全て同じになるように設計する。ハ ミング距離  $D_{Hammj}(j=0-31)$ は、入力データとjワード目 の参照データ間の異なるビット数であり、次の式のよう に表される。

$$D_{Hammj} = \sum_{i=0}^{7} (N_i \oplus B_{j,i}) \qquad (j = 0, 1, ..., 31)$$
(3)

なお、式中の⊕は、排他的論理和演算子である。

最初に、書き込み動作において、RS、AD、L、Hをハイ レベル、Fをローレベル、SW1、SW4をON、SW2をOFF、 SW3をVDD側に接続する。このとき、アドレスデコーダの 制御信号Aによって、保存するアドレスを指定し、Bjiに 参照データを書き込む。RS、Lをハイレベルにすることで 全ワードのDフリップフロップがリセット状態になり、 Dフリップフロップの出力はすべてローレベルになるた め、SWSi はOFFとなる。



図-3 提案する RAM 型連想メモリの回路図

次に、類似検索において、 $SW_1$ 、 $SW_4$ をON、Fはローレ ベル、Hはハイレベルのままにしておき、RS、AD、Lをロ ーレベル、 $SW_2$ をON、 $SW_3$ を $V_{Fj}$ (j = 0~31)側に接続する。 このときのフローティングゲートの電圧 $V_{Fj}$ (j = 0~31)は ニューロンCMOSインバータのフローティングゲートに 対する閾値電圧 $V_{TH}$ と等しくなり、以下の式のようになる。

$$V_{Fj} = V_{TH}$$
 (j = 0,1,...,31) (4)

次に、SW2をOFF、SW3をVoo側に接続すると、フローティングゲート電圧は

$$V_{Fj} = V_{TH} + \frac{C}{C_T} (V_{DD} - V_{TH}) \quad (j = 0, 1, ..., 31)$$
 (5)

となる。次に、Fをハイレベルにすると、入力データ $N_i$ (*i*=0~7)と参照データ $B_{j,i}$ (*j*=0~31, *i*=0~7)が一致してい る場合は、フローティングゲートに容量*C*を介して接続

されている端子にハイレベルが印加され、不一致の場合 は、NAND回路からニューロンCMOSインバータの入力 端子-フローティングゲート間容量にローレベルが印加 される。不一致の数とハミング距離は等しいため、j番目のフローティングゲートの電圧VFiは、

$$V_{Fj} = V_{TH} + \frac{C}{C_T} (V_{DD} - V_{TH}) - D_{Hammj} \frac{C}{C_T} V_{DD}$$
(6)

となる。式(6)から、入力データとjワード目の参照データ との不一致の数であるハミング距離DHammyに比例した分 のフローティングゲートの電圧が下降することが分かる。

次にHをローレベルにすると、OR回路の出力はローレ ベルになり、MOSトランジスタM2は導通するため、カレ ントミラー回路からフローティングゲートへ定電流が流 れ込み、類似検索動作が開始される。ニューロンCMOS インバータのフローティングゲートの電圧VFJ(j=0~31) は、定電流により直線的に上昇を始め、ハミング距離 DHammyが最小であるワードのvCMOSのVFJが最初にVTHに 達する。このとき、vCMOSの反転作用によりフローティ ンゲートの電圧がVTHに達したワードのvCMOSの出力が ローレベル、NOR回路の出力がハイレベルになり、OR回 路の出力はハイレベルになる。これにより、全ワードの MOSトランジスタMcはOFFになり、カレントミラー回路 による充電動作が終了するため、フローティングゲート の電圧の上昇が終了する。

最後に、類似検索したデータの読み出しを行う。この とき、*L*をハイレベル、*SW*<sub>1</sub>、*SW*<sub>4</sub>をOFFにする。*SW*<sub>1</sub>をOFF にすることで、アドレスデコーダ側とワード線が分離さ れ、*SW*<sub>4</sub>をOFFにすることで、入力データ $N_i$ (*i*=0-7)と参 照データ $B_{j,i}$ (*j*=0-31,*i*=0-7)が分離される。*L*がハイレベ ルになることで、NOR回路の出力がハイレベルとなった *j*ワード目のNOR回路の出力信号が*SWS*<sub>5</sub>を経由して、各 CAMセル内にある、参照データを保持させるためのNOT 回路両端のスイッチがONになる。*SW*<sub>4</sub>はOFFになってい ることから、*j*ワード目の参照データ $B_{j,i}$ (*i*=0-7)が得られ、 出力 $O_i$ (*i*=0-7)から読み出される。

3. シミュレーション結果

8 ビット、32 ワードの場合の提案する RAM 型連想メ モリを Onsemi Sanyo 0.8µm CMOS プロセスを用いてレイ アウト設計を行い、HSPICE シミュレーションを行った。 表-1 に、レイアウト設計及びシミュレーションに使用 したパラメータをまとめた。なお、本 CMOS プロセスは、 メタル2層、ポリシリコン1層である。図-4は、提案 回路のレイアウト図である。レイアウト面積は、920µm × 5600µm であった。

図-5は、シミュレーションに用いた入力データであ る。図において、左側は提案回路に書き込んだ参照デー タであり、右側は書き込んだ参照データと比較するため の入力データである。表-2に本シミュレーションに用 いた入力データと参照データのパターンを示す。 表-1 レイアウト設計及びシミュレーションに 使用したパラメータ

パラメーター名	値
電源電圧 $V_{DD}$	5.0 V
閾値電 $EV_{TH}$	2.5 V
結合容量 C	1.7 pF
抵抗 <b>R</b>	30.0 kΩ
pMOS ゲート長	1.0 µm
pMOS ゲート幅	9.2 μm
nMOS ゲート長	1.0 µm
nMOS ゲート幅	3.8 µm



図-5 シミュレーションに用いた入力データ



図-4 提案する RAM 型連想メモリのレイアウト図

$B_{0,0} \sim B_{0,7} (00000000)$ B_{++} \sim B_{+-} (100000000)	3
$B_{12} \sim B_{12} (1000000)$	
$D_{1,0} + D_{1,7} (10000000)$	4
$B_{2,0} \sim B_{2,7} (01000000)$	4
$B_{3,0} \sim B_{3,7} (11000000)$	5
$B_{4,0} \sim B_{4,7} (00100000)$	2
$B_{5,0} \sim B_{5,7}(10100000)$	3
$B_{6,0} \sim B_{6,7} (01100000)$	3
$B_{7,0} \sim B_{7,7} (11100000)$	4
$B_{8,0} \sim B_{8,7} (00010000)$	2
$B_{9,0} \sim B_{9,7}(10010000)$	3
$B_{10,0} \sim B_{10,7} (01010000)$	3
$B_{11,0} \sim B_{11,7} (11010000)$	4
$B_{12,0} \sim B_{12,7} (00110000)$	1
$B_{13,0} \sim B_{13,7} (10110000)$	2
$B_{14,0} \sim B_{14,7} (01110000)$	2
$N_0 \sim N_7$ $B_{15,0} \sim B_{15,7} (11110000)$	3
$(00110100)  B_{16,0} \sim B_{16,7} (00001000)$	4
$B_{17,0} \sim B_{17,7} (10001000)$	5
$B_{18,0} \sim B_{18,7} (01001000)$	5
$B_{19,0} \sim B_{19,7} (11001000)$	6
$B_{20,0} \sim B_{20,7} (00101000)$	3
$B_{21,0} \sim B_{21,7} (10101000)$	4
$B_{22,0} \sim B_{22,7} (01101000)$	4
$B_{23,0} \sim B_{23,7} (11101000)$	5
$B_{24,0} \sim B_{24,7} (00011000)$	3
$B_{25,0} \sim B_{25,7} (10011000)$	4
$B_{26,0} \sim B_{26,7} (01011000)$	4
$B_{27,0} \sim B_{27,7} (11011000)$	5
$B_{28,0} \sim B_{28,7} (00111000)$	2
$B_{29,0} \sim B_{29,7} (10111000)$	3
	2
$B_{30,0} \sim B_{30,7} (01111000)$	3

表-2 シミュレーションに用いた入力データと 参照データのパターン

図-6は、ハミング距離が1~4の場合のニューロン CMOS インバータのフローティングゲートの電圧  $V_{Fj}(j = 0~31)$ である。図より、期間①では  $V_{Fj}$ が 2.5(V)となっ ている。これは式(4)で示した通り  $V_{Fj}$ が閾値電圧  $V_{TH}$  と 等しいことを示している。次に期間②では、式(5)で示し た通り、 $V_{Fj}$ が 2.5(V)よりもわずかに上昇している。続い て期間③では、式(6)で示した通り  $V_{Fj}$ がハミング距離  $D_{Hammj}$ の数に比例して下降している。その後、期間④で  $V_{Fj}$ が直線的に上昇し、 $D_{Hammj} = 1$ であるワードの  $V_{Fj}$ が 2.5(V)に達した時点で、全ての $V_{Fj}$ の上昇が終了している。 したがって本シミュレーション結果より、提案回路が所 期の動作をしていることがわかる。なお、提案回路は、 フローティングゲートの電圧を閾値電圧と等しくし、ハ ミング距離の分だけ電圧を下げて類似検索動作を行う。 そのため、最小ハミング距離がビット数の半分より上の 参照データを検索することができないため、ハミング距 離が5以上のフローティングゲートの電圧は図示してい ない。

図-7は出力  $O_i(i = 0-7)$ の動作波形である。図におい て、左側の破線部分は、図-5と同様の波形である。ま た、右側は出力  $O_i$ である。図-6、図-7、表-2より、 最初に提案回路に参照データが書き込まれ、制御電圧 Lをハイレベルにした後に、全ワードに書き込んだ参照デ ータ  $B_{j,i}(j=0-31,i=0-7)$ の中から、入力データに対して ハミング距離が最も小さい 12 番目の参照データ  $B_{12,0} \sim$  $B_{12,7}$ を出力していることが確認できる。これより、最も 類似した参照データを出力する RAM 型連想メモリとし て動作していることがわかる。



図-6 フローティングゲートの電圧の シミュレーション結果



図-7 提案回路の出力の波形

#### 4. まとめ

本稿では、入力データに対してハミング距離が最小で ある参照データを検索して出力する、ニューロン CMOS インバータを用いた RAM 型最小ハミング距離検索連想 メモリを提案した。また、提案する連想メモリにおいて レイアウト設計、及び、シミュレーションを行い、所期 の結果が得られることを確認した。

提案回路では、ハミング距離が最小の参照データが 2 つ以上ある場合、参照データ同士がショートしてしまう ため、検索できないという問題点がある。今後の課題と して、最も類似した参照データが複数存在する場合でも、 その全ての参照データが出力できるような回路設計を行 う予定である。

参考文献

- 1) 小出哲士:最小距離検索連想メモリ LSIアーキテクチャの開発とその集積化,丸文財団ホームページ(2004)
- 2) F. K. Gurkaynak, Y. Leblebici and D. Mlynek: A Compact High-Speed Hamming Distance Comparator for Pattern Matching Applications, *Proceedings of 1998 European Signal Processing Conference 1998*(1998-9)

- 3) H. J. Mattausch, T. Gyohten, T. Soda and T. Koide: Compact Associative-Memory Architecture with Fully Parallel Search Capability for the Minimum Hamming Distance, *IEEE Journal of Solid-State Circuits*, Vol.37, No.2, pp.218-227(2002-8)
- 4) 大池祐輔・池田誠・浅田邦博:同期式高速ハミング距離検索連想メモリ,信学技法、ICD, Vol.37, No.2, pp.19-24 (2002-4)
- 5)小出哲士・行天隆幸・早田嘉浩・マタウシュ ハンス ユルゲン:最小ハミング距離検索機能を有する全並列 型アーキテクチャによる少面積・高速連想メモリの開 発,信学技法, ICD, Vol.101, No.1, pp.27-34 (2001-4)
- T. Shibata and T. Ohmi: A Functional MOS Transistor Featuring Gate-Level Weighted Sum and Threshold Operations, *IEEE Trans. Electron Devices*, Vol.39, No.6, pp.1444-1455(1992-6)
- \*(1993-4)
  \*(1993-4)
  \*(1993-4)
  \*(1993-4)
- 8) 原田裕二郎・藤本邦昭・福原雅朗・吉田正廣: ニュー ロンCMOSインバータを用いた最小ハミング距離検 索連想メモリ, 電気学会論文誌C, Vol.136, No.1, pp.36-42 (2016-1)
- 9) 後藤健太・花田光成・佐保十世紀・藤本邦昭:ニュー ロンCMOSを用いたROM型連想メモリ,第19回日本 知能情報ファジィ学会九州支部学術講演会(2017-12)